|
|
PDF HYS72D128521GR-7-B Data sheet ( Hoja de datos )
| Número de pieza | HYS72D128521GR-7-B | |
| Descripción | Low Profile Registered DDR-I SDRAM-Modules | |
| Fabricantes | Infineon | |
| Logotipo |  |
|
Hay una vista previa y un enlace de descarga de HYS72D128521GR-7-B (archivo pdf) en la parte inferior de esta página. Total 30 Páginas | ||
|
No Preview Available !
Data Sheet, Rev. 1.03, Jan. 2004
HYS72D32500GR–[7F/7/8]–B
HYS72D64500GR–[7F/7/8]–B
HYS72D1285[20/21]GR–[7F/7]–B
HYS72D128521GR–8–B
Registered DDR SDRAM-Modules
DDR SDRAM
Memory Products
Never stop thinking.
1 page  
HYS72D[128/64/32]5[00/20/21]GR–[7F/7/8]-B
Registered DDR SDRAM-Modules
Table of Contents
1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
1.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
1.2 Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
2 Pin Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
3 Electrical Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
3.1 Operating Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
3.2 Current Specification and Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
3.3 AC Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
4 SPD Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
5 Package Outlines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
6 Application Note . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
Data Sheet
5 Rev. 1.03, 2004-01
5 Page 
HYS72D[128/64/32]5[00/20/21]GR–[7F/7/8]-B
Registered DDR SDRAM-Modules
Pin Configuration
RS0
DQS0
DM0/DQS9
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQS1
DM1/DQS10
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
S DQS
D0
DM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
S DQS
D1
DQS4
DM4/DQS13
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQS5
DM5/DQS14
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
S DQS
D4
DM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
S DQS
D5
DQS2
DM2/DQS11
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQS3
DM3/DQS12
DQS8
DM8/DQS17
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
S0
BA0-BA1
A0-An7
RAS
CAS
CKE0
WE
CB0
CB1
CB2
CB3
CB4
CB5
CB6
CB7
R
E
G
I
S
T
E
R
PCK
PCK
DM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
S DQS
D2
DM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
S DQS
D3
DQS6
DM6/DQS15
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQS7
DM7/DQS16
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
DM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
S DQS
D6
DM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
I/O 6
I/O 7
S DQS
D7
VDDSPD
Serial PD
DM
I/O 0
I/O 1
I/O 2
I/O 3
I/O 4
I/O 5
S DQS
D8
SCL
Serial PD
WP A0 A1 A2
SA0 SA1 SA2
SDA
VDDQ
VDD
VREF
VSS
VDDID
D0- D8
D0-D8
D0-D8
D0-D8
Strap: see Note 4
I/O 6
I/O 7 Notes:
RS0 -> CS: SDRAMs D0-D8
1. DQ-to-I/O wiring may be changed within a byte.
2. DQ/DQS/DM/CKE/S relationships must be main-
RBA0-RBA1 -> BA0-BA1: SDRAMs D0-D8
RA0-RAn7 -> A0-An7: SDRAMs D0-D8
RRAS -> RAS: SDRAMs D0-D8
RCAS -> CAS: SDRAMs D0-D8
RCKE0 -> CKE: SDRAMs D0- D8
RWE -> WE: SDRAMs D0-D8
tained as shown.
3. DQ/DQS resistors should be 22 Ohms.
4. VDDID strap connections (for memory device VDD,
VDDQ):
STRAP OUT (OPEN): VDD = VDDQ
STRAP IN (VSS): VDD ≠ VDDQ.
5. SDRAM placement alternates between the back
RESET
CK0, CK0 --------- PLL*
* Wire per Clock Loading Table/Wiring Diagrams
and front sides of the DIMM.
6. Address and control resistors should be 22 Ohms.
7. A13 is not wired for raw card A.
Figure 1 Block Diagram: One Rank 32M × 72 DDR SDRAM DIMM Module (×8 components)
HYS72D32500GR on Raw Card L
Data Sheet
11 Rev. 1.03 2004-01
11 Page | ||
| Páginas | Total 30 Páginas | |
| PDF Descargar | [ Datasheet HYS72D128521GR-7-B.PDF ] | |
Hoja de datos destacado
| Número de pieza | Descripción | Fabricantes |
| HYS72D128521GR-7-B | Registered DDR SDRAM-Modules | Infineon |
| HYS72D128521GR-7-B | Low Profile Registered DDR-I SDRAM-Modules | Infineon |
| Número de pieza | Descripción | Fabricantes |
| SLA6805M | High Voltage 3 phase Motor Driver IC. |
 Sanken |
| SDC1742 | 12- and 14-Bit Hybrid Synchro / Resolver-to-Digital Converters. |
 Analog Devices |
|
DataSheet.es es una pagina web que funciona como un repositorio de manuales o hoja de datos de muchos de los productos más populares, |
| DataSheet.es | 2020 | Privacy Policy | Contacto | Buscar |