DataSheet.jp

8V97053L の電気的特性と機能

8V97053LのメーカーはIDTです、この部品の機能は「Low Power Wideband Fractional RF Synthesizer / PLL」です。


製品の詳細 ( Datasheet PDF )

部品番号 8V97053L
部品説明 Low Power Wideband Fractional RF Synthesizer / PLL
メーカ IDT
ロゴ IDT ロゴ 




このページの下部にプレビューと8V97053Lダウンロード(pdfファイル)リンクがあります。

Total 30 pages

No Preview Available !

8V97053L Datasheet, 8V97053L PDF,ピン配置, 機能
Low Power Wideband Fractional
RF Synthesizer / PLL
8V97053L
Datasheet
General Description
The 8V97053L is a high performance Wideband RF Synthesizer /
PLL optimized for use as the local oscillator (LO) in Multi-Carrier,
Multi-mode FDD & TDD Base Station radio card. It is offered in a
compact 5x5, 32-VFQFN package.
The 8V97053L Wideband RF Synthesizer / PLL offers a default
Fractional Mode with the option to use it with an Integer mode. It
requires an external loop filter.
The 8V97053L with integrated Voltage Controlled Oscillator (VCO)
supports output frequencies from 34.375MHz to 4400MHz and
maintains superior phase noise and spurious performance.
RF_OUT[A:B] output drivers have independently programmable
output power ranging from –4dBm to +7dBm. The RF_OUT outputs
can be muted. The mute function is accessible via a SPI command
or mute pin.
The operation of the 8V97053L is controlled by writing to registers
through a 3-wire SPI interface. The 8V97053L also has an additional
option that allows users to read back values from registers by
configuring the MUX_OUT pin as a SDO for the SPI interface. The
SPI interface is compatible with 1.8V logic and tolerant to 3.3V.
In multi-service base stations, very low noise oscillators are required
to generate a large variety of frequencies to the mixers while
maintaining excellent phase noise performance and low power. The
8V97053L offers a large tuning range capable of providing multi-band
local oscillator (LO) frequency synthesis in multi-mode base stations,
thus limiting the use of multiple narrow band RF Synthesizers and
reducing the BOM complexity and cost. The device can operate over
-40°C to +85°C industrial temperature range.
Applications
• Wireless Infrastructure
• Test Equipment
• CATV Equipment
• Military and Aerospace
• Wireless LAN
• Clock Generation
Features
• Dual Differential Outputs
• Output frequency range: 34.375MHz to 4400MHz (continuous
range)
• RF Output Divide by 1, 2, 4, 8, 16, 32, 64
• Open Drain Outputs (see Output Distribution Section)
• Fractional-N synthesizer (also supports Integer-N mode)
• 16-bit integer and 12-bit fractional
(16-bit fractional when using the extended registers)
• 3- or 4-wire SPI interface (compatible with 3.3V and 1.8V)
• Single 3.3V supply
• Logic compatibility: 1.8V
• Integrated high performance low dropout regulators (LDOs) for
excellent power supply noise rejection
• Programmable output power level: -4dBm to +5dBm
(up to +7 when using the extended registers)
• Mute Function
• Ultra low PN for 1.65GHz LO: -142.21dBc/Hz @ 1MHz Offset,
(typical)
• Lock Detect Indicators
• Input Reference frequency: 5MHz to 310MHz
• 32-Lead, 5x5 VFQFN package
• Automatic VCO band selection (Autocal feature)
• -40°C to +85°C ambient operating temperature
• Lead-free (RoHS 6) packaging
• Supports case temperature 105°C operations
©2016 Integrated Device Technology, Inc.
1
August 18, 2016

1 Page





8V97053L pdf, ピン配列
8V97053L Datasheet
Timing Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
Figure 9. SPI Write Cycle Timing Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
Figure 10. SPI Read Cycle Timing Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
Table 4E. SPI Read / Write Cycle Timing Parameters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
3- or 4-Wire SPI Interface Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Table 4F. SPI Mode Serial Word Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Register Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
Register 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
Table 5A. Register 0 Bit Allocation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
Table 5B. Register 0: 16-Bit Feedback Divider Integer Value (INT). Function Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
Table 5C. Register 0: 12-Bit Feedback Divider Fractional Value (FRAC). Function Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
Table 5D. Register 0: 3-Bit Control Bits. Function Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Register 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Table 6A. Register 1 Bit Allocation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Table 6B. Register 1: 1-Bit BAND_SEL_DISABLE. Function Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Table 6C. Register 1: 12-Bit Phase Value (PHASE). Function Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Table 6D. Register 1: 12-Bit Modulus Value (MOD). Function Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Table 6E. Register 1: 3-Bit Control Bits. Function Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Register 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
Table 7A. Register 2 Bit Allocation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
Table 7B. Register 2: 2-Bit NOISE MODE. Function Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
Table 7C. Register 2: 3-Bit MUX_OUT. Function Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
Table 7D. Register 2: 1-Bit REF DOUBLER. Function Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
Table 7E. Register 2: 1-Bit REF DIV2. Function Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
Table 7F. Register 2: 10-Bit R COUNTER (R). Function Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
Table 7G. Register 2: 1-Bit DOUBLE BUFFER. Function Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
Table 7H. Register 2: 4-Bit Charge Pump Setting (ICP SETTING). Function Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
Table 7I. Register 2: 1-Bit Lock Detect Function (LDF). Function Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
Table 7J. Register 2: 1-Bit Lock Detect Precision. Function Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
Table 7K. Register 2: 1-Bit Phase Detector Polarity. Function Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
Table 7L. Register 2: 1-Bit Power Down. Function Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
Table 7M. Register 2: 1-Bit Charge Pump High-Impedance. Function Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
Table 7N. Register 2: 3-Bit Control Bits. Function Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
Register 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
Table 8A. Register 3 Bit Allocation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
Table 8B. Register 3: 1-Bit Band Select Clock Mode. Function Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
Table 8C. Register 3: 2-Bit Clock Divider Mode. Function Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
Table 8D. Register 3: 12-Bit Clock Divider Value (CLKDIV). Function Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
Table 8E. Register 3: 3-Bit Control Bits. Function Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
Register 4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
Table 9A. Register 4 Bit Allocation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
Table 9B. Register 4: 1-Bit Feedback Select. Function Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
Table 9C. Register 4: 3-Bit RF Output Divider (÷ MO) Select. Function Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
Table 9D. Register 4: 8-Bit Band Select Clock Counter. Function Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
Table 9E. Register 4: 1-Bit VCO Power Down. Function Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
Table 9F. Register 4: 1-Bit Mute Till Lock Detect. Function Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
Table 9G. Register 4: 1-Bit RF_OUTB Select. Function Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
©2016 Integrated Device Technology, Inc.
3
August 18, 2016


3Pages


8V97053L 電子部品, 半導体
8V97053L Datasheet
8V97053L Block Diagram
REF_IN
x2
÷R ÷2
SCLK
SDI
nCS
CE
MUTE
SPI
Logic & Registers
SDO
Lock
Detect
PFD
Charge
Pump
`
16/12 or 16/
16 bit Frac-N
Divider
÷M0
MUX_OUT
LD
CP_OUT
External
Loop
Filter
VTUNE
FLSW
RF_OUTA
nRF_OUTA
RF_OUTB
nRF_OUTB
NOTE: 16-Bit Integer / 16-Bit Fractional feedback divider is available when using extended register.
Pin Assignment
SCLK
SDI
nCS
CE
FLSW
V_CP
CP_OUT
GND_CP
32 31 30 29 28 27 26 25
1 24
2 23
3 22
4 21
8V97053L
5 20
6 19
7 18
8 17
9 10 11 12 13 14 15 16
VREF
VCOM
RCP
GNDA_VCO
VTUNE
VBIAS
GNDA_VCO
VVCO
32-Lead 5mm x 5mm VFQFN
©2016 Integrated Device Technology, Inc.
6
August 18, 2016

6 Page



ページ 合計 : 30 ページ
 
PDF
ダウンロード
[ 8V97053L データシート.PDF ]


データシートを活用すると、その部品の主な機能と仕様を詳しく理解できます。 ピン構成、電気的特性、動作パラメータ、性能を確認してください。


共有リンク

Link :


部品番号部品説明メーカ
8V97053

Low Power Wideband Fractional RF Synthesizer / PLL

IDT
IDT
8V97053L

Low Power Wideband Fractional RF Synthesizer / PLL

IDT
IDT


www.DataSheet.jp    |   2020   |  メール    |   最新    |   Sitemap